2、Agilex FPGA的新提升

時(shí)間：2022-05-01 10:15:02 | 來(lái)源：行業(yè)動(dòng)態(tài)

時(shí)間：2022-05-01 10:15:02 來(lái)源：行業(yè)動(dòng)態(tài)

如果穿越回N年前（N大于等于5），給當(dāng)時(shí)的工程師說(shuō)FPGA現(xiàn)在長(zhǎng)這樣，估計(jì)絕大部分人都會(huì)驚掉下巴。特別是Agilex FPGA，更是和傳統(tǒng)的FPGA架構(gòu)有著巨大差別。

Agilex這個(gè)名稱源于Agile（敏捷）和Flexible（靈活）的合二為一。相比于其他指標(biāo)，比如性能、功耗、成本，Agile Fexible這兩點(diǎn)才是業(yè)界對(duì)現(xiàn)代FPGA的最迫切需求。

也就是說(shuō)，人們不僅需要一個(gè)高吞吐量、高帶寬、高邏輯單元的性能猛獸，更需要一個(gè)靈活性強(qiáng)、適用性廣，開發(fā)簡(jiǎn)單高效的器件。只有這樣，才能更好的履行硬件加速器的職責(zé)，才能符合前面說(shuō)的大方向：移動(dòng)更快、存儲(chǔ)更多、處理一切。

從架構(gòu)和技術(shù)的角度詳細(xì)分析Agilex的改進(jìn)與提升，總結(jié)起來(lái)主要有6個(gè)主要方面：

1、全新的芯片布局

2、新一代HyperFlex寄存器架構(gòu)

3、多樣的時(shí)序優(yōu)化方法

4、英特爾10納米SuperFin工藝

5、系統(tǒng)級(jí)3D芯片

6、更靈活的DSP和布線微架構(gòu)

舉例來(lái)說(shuō)，Agilex的芯片布局進(jìn)行了大修，把通用I/O、存儲(chǔ)器I/O、SRAM等等單元都移到了芯片的上下兩端。原本這些單元都在芯片中間按列分布，這會(huì)把芯片分割成很多個(gè)小的設(shè)計(jì)區(qū)域，容易造成布線擁堵和延時(shí)。Agilex的新型芯片布局，就從根本上規(guī)避了這些問題，從而加速設(shè)計(jì)的時(shí)序收斂。

另外一個(gè)例子就是Agilex的HyperFlex寄存器架構(gòu)。這種結(jié)構(gòu)從Stratix10 FPGA里首次獲得采用，到Agilex已經(jīng)發(fā)展到了第二代。事實(shí)上，HyperFlex的想法是非常理想的，也就是在FPGA的布線資源上插入很多小寄存器，可以將時(shí)序路徑分割成更小的部分，從而極大提升系統(tǒng)的工作頻率。

但是這種方案實(shí)施起來(lái)，就遇到很多問題。比如HyperFlex寄存器本身會(huì)引入額外的延時(shí)，每個(gè)小寄存器的扇出數(shù)量，也會(huì)對(duì)系統(tǒng)性能造成負(fù)面影響。另外加入了這么多額外的單元，又對(duì)設(shè)計(jì)軟件的自動(dòng)化算法提出了挑戰(zhàn)。其實(shí)，這些問題很多都在Stratix10里真實(shí)存在。

也就是說(shuō)，HyperFlex的思路沒錯(cuò)，但是實(shí)施方式出現(xiàn)了問題。所以，Agilex改進(jìn)了Stratix10里第一代HyperFlex的設(shè)計(jì)缺陷，從原本更寬的多扇出設(shè)計(jì)，改成了現(xiàn)在更窄的少扇出設(shè)計(jì)，同時(shí)簡(jiǎn)化了HyperFlex寄存器本身的設(shè)計(jì)，減少了旁路延時(shí)。FPGA的基本組成單元ALM，也進(jìn)行了重新設(shè)計(jì)，單獨(dú)增加了額外的輸出端口，可以直連HyperFlex寄存器。這些優(yōu)化設(shè)計(jì)，都讓Agilex的性能取得了大幅提升。根據(jù)英特爾的數(shù)據(jù)，僅是HyperFlex相關(guān)的改進(jìn)，就將延時(shí)降低了超過(guò)20%。

當(dāng)然還值得一提的是Agilex的制造工藝。它采用了英特爾的10納米SuperFin工藝。它比英特爾的基礎(chǔ)10納米工藝取得了進(jìn)一步提升。相比14納米的Stratix10，Agilex更是取得了平均50%的性能提升、以及高達(dá)40%的功耗降低。

和賽靈思的7納米旗艦產(chǎn)品Versal相比，Agilex也可以取得1.42倍的性能提升，以及超過(guò)30瓦的功耗降低。

那么，什么是驅(qū)動(dòng)這些提升的根本動(dòng)力？就是數(shù)據(jù)中心對(duì)算力的需求、是邊緣計(jì)算對(duì)延時(shí)的需求、是各種數(shù)據(jù)和應(yīng)用對(duì)存儲(chǔ)容量、數(shù)據(jù)傳輸速度的需求。

歸根到底，都是各種需求。于是，F(xiàn)PGA上集成了更多晶體管、更多IP、更強(qiáng)大的收發(fā)器，原本的架構(gòu)不夠用，就設(shè)計(jì)新的架構(gòu)，更好的利用這些多出來(lái)的晶體管。

所有這些，又會(huì)進(jìn)一步延續(xù)摩爾定律的發(fā)展。